Na wstępie krótka powtórka z lekcji informatyki. Jak wiadomo, każdy procesor, również graficzny, działa na podstawie modelu binarnego. Oznacza to, że wszystkie operacje są wykonywane na danych reprezentowanych przez sekwencje zer i jedynek, pełniących funkcję stanów logicznych. Takie sekwencje są przechowywane w komórkach pamięci, zwanych rejestrami, o rozmiarze wyrażonym liczbą bitów, czyli „miejsc”, które mogą przyjąć jeden z dwóch wspomnianych stanów.

Z cyklu niespodzianki. Technikę dzielenia rejestrów zastosowano już w mobilnym układzie Tegra X1, opartym na lekko zmodyfikowanej architekturze Maxwell
Z cyklu niespodzianki. Technikę dzielenia rejestrów zastosowano już w mobilnym układzie Tegra X1, opartym na lekko zmodyfikowanej architekturze Maxwell

Za standard reprezentacji binarnej i działania na liczbach zmiennoprzecinkowych od lat przyjmuje się format IEEE-754. Do wyrażenia liczby zmiennoprzecinkowej pojedynczej precyzji wymagane są 32 bity. Jeden przechowuje znak, osiem – wykładnik (część całkowitą), a pozostałe 23 – mantysę (część ułamkową). To właśnie z anglojęzycznego określenia liczby zmiennoprzecinkowej, floating-point, a także liczby wykorzystywanych bitów powstał często stosowany akronim FP32, określający taką formę reprezentacji. Co jednak najistotniejsze, zapis ten wykorzystywany jest powszechnie przez jednostki wykonawcze współczesnych kart graficznych, niezależnie od tego, czy chodzi o CUDA Nvidii czy może Stream Processors AMD.