Adrian Kotowski | 10 października 2018, 13:28

TSMC: testowa produkcja chipów w litografii 5 nm w kwietniu 2019 roku

Konkurencja zostawiona daleko w tyle. TSMC ogłosiło w minionym tygodniu dwie ważne informacje dotyczące postępów we wdrażaniu nowych litografii. Najpierw tajwańskie przedsiębiorstwo pochwaliło się fabrykacją pierwszych chipów w procesie 7 nm z EUV, a następnie zapowiedziało testową produkcję układów w litografii 5 nm. Obie technologie mają być kluczowe dla rozwoju firmy i całej branży procesorów.

Zacznijmy od pierwszego z wymienionych procesów. Jak zapewne doskonale wiecie, TSMC już produkuje chipy korzystając z technologii 7 nm (oznaczonej jako CLN7FF lub N7). Do tej pory jednak firma używała do tego jedynie rozwiązania o nazwie DUV (deep ultraviolet) z laserem ekscymerowym ArF. W przypadku węzła N7+, który właśnie został uruchomiony, stosowana jest litografia EUV. Co istotne, jej wykorzystanie ograniczone jest maksymalnie do czterech warstw. Zwiększenie ich liczby do 14 spodziewane jest wraz z wprowadzeniem litografii 5 nm.

Tego typu ograniczenia nie będą jednak stanowiły dużego problemu, bo TSMC nie ukrywa, że N7+ to technologia, na której firma chce się uczyć używania litografii EUV. W porównaniu do obecnie stosowanego procesu 7 nm jego poprawiona wersja oferować będzie maksymalnie o 20 procent lepsze upakowanie tranzystorów i od 6 do 12 procent niższy pobór energii przy tym samym taktowaniu. N7+ może być postrzegany jako proces przejściowy, choć w niektórych branżach powinien być używany naprawdę długo. Chodzi tutaj o rynek motoryzacyjny, dla którego TSMC ma przygotować dodatkową odmianę tej litografii.

Niezwykle ciekawie wygląda za to proces 5 nm, który będzie używany testowo już od kwietnia przyszłego roku. Poza wspomnianą wcześniej liczbą warstw, w przypadku których możliwe będzie wykorzystanie techniki EUV, N5 ma zapewnić wzrost zegarów o około 16 procent lub zmniejszyć pobór energii o 20 procent przy tej samej częstotliwości pracy. Do tego dochodzi też redukcja powierzchni na poziomie 45 procent. Partnerzy TSMC już teraz mogą projektować pierwsze chipy produkowane w przyszłości w procesie 5 nm, przy czym trzeba pamiętać, że narzędzia do automatyzacji projektowania elektroniki będą dostępne najwcześniej w listopadzie tego roku. Część bloków procesorów, włączając w to choćby PCIe Gen4 i USB 3.1 może nie być gotowych nawet do czerwca 2019 roku.

Trzeba w tym miejscu jasno powiedzieć, że nie ma to większego znaczenia, bo i tak masowa produkcja w procesie 5 nm rozpocznie się najwcześniej w 2020 roku. Do tego dochodzą też ogromne koszty przygotowania projektu zgodnego z nową technologią, które znacząco ograniczają dostęp do niej mniejszym firmom. Według dostępnych informacji na opracowanie SoC w procesie 7 nm trzeba wydać co najmniej 150 mln dolarów, włączając w to robociznę i opłacenie licencji. Dla procesu 5 nm kwota ma wzrosnąć do 200 – 250 mln dolarów.

Sprawdź ceny popularnych procesorów dostępnych w Polsce

Źródło: EETAsia